Semiconductor Foundry Market Summary
Der weltweite Markt für Halbleitergießereien erreichte im Jahr 2025 einen geschätzten Wert von 183,70 Milliarden US-Dollar und soll im Jahr 2026 auf 196,60 Milliarden US-Dollar steigen, bevor er bis 2035 auf 361,60 Milliarden US-Dollar anwächst, was einer durchschnittlichen jährlichen Wachstumsrate von 7,0 % im Prognosezeitraum 2026–2035 entspricht. Zwei sich überschneidende Kräfte stützen diese Entwicklung: die explosionsartige Skalierung von Trainingsclustern für künstliche Intelligenz – die allein im Jahr 2024 über 50 Milliarden US-Dollar an Wafern für fortgeschrittene Knoten verbrauchten[1]– und koordinierte staatliche Subventionsprogramme, darunter der US-amerikanische CHIPS and Science Act (52,7 Milliarden US-Dollar genehmigt) und der European Chips Act (43 Milliarden Euro mobilisiert), die darauf abzielen, die Produktionskapazitäten wiederherzustellen[2][3].
Der Halbleiter-Foundry-Markt erlebt einen Generationswechsel in der Technologie. Herkömmliche Planartransistoren und FinFET-Architekturen mit 7 nm und mehr weichen allmählich den Gate-Rundum-Nanoblattbauelementen an den 3-nm- und 2-nm-Knoten. TSMC und Samsung haben bis 2028 gemeinsam Investitionen in Höhe von mehr als 100 Milliarden US-Dollar getätigt, um diese Prozesse der nächsten Generation in die Serienproduktion zu bringen[4]. Gleichzeitig fortschrittliche Verpackung –Chiplets, 2,5-D-Interposer und 3-D-Stapel-ICs – haben sich zu einer parallelen Einnahmequelle entwickelt und ermöglichen eine heterogene Integration, die den Druck auf die monolithische Skalierung verringert.
Der asiatisch-pazifische Raum verfügt über den größten Anteil am Markt für Halbleitergießereien und macht etwa 24,5 % des Umsatzes im Jahr 2025 aus, was auf konzentrierte Wafer-Fertigungskapazitäten in Taiwan, Südkorea und Festlandchina zurückzuführen ist. Die Region weist mit einer geschätzten jährlichen Wachstumsrate von 7,8 % bis 2035 auch den schnellsten Expansionskurs auf. Nordamerika folgt als zweitgrößte Region mit einem Anteil von etwa 32 %, angetrieben durch die Beschaffung von Hyperscaler-Chips undVerteidigungHalbleiternachfrage. Da der subventionierte Fabrikbau Ende der 2020er Jahre seinen Höhepunkt erreicht, werden die Kosten pro Wafer voraussichtlich sinken und die adressierbare Kundenbasis in den Bereichen Edge-KI, Automobil und Satellitenkommunikation erweitert.
Wichtige Erkenntnisse aus dem Bericht
• Nach Technologieknoten
- Das Segment der ≥28 nm ausgereiften Knoten hielt im Jahr 2025 etwa 55,0 % des Halbleiter-Foundry-Marktes, was die anhaltende Nachfrage aus Automobil-, Industrie- und IoT-Anwendungen widerspiegelt.
- Es wird erwartet, dass fortschrittliche Sub-10-nm-Knoten bis 2035 mit einer jährlichen Wachstumsrate von 9,7 % wachsen werden, da KI-Beschleuniger und Hochleistungsrechner-Workloads auf 5-nm-, 3-nm- und 2-nm-Prozesse migrieren.
• Nach Geschäftsmodell
- Pure-Play-Foundries kontrollierten im Jahr 2025 etwa 73,0 % des Umsatzes des Halbleiter-Foundry-Marktes.
- IDMGießereiservices stellen das am schnellsten wachsende Geschäftsmodellsegment dar und werden bis 2035 voraussichtlich eine durchschnittliche jährliche Wachstumsrate von 9,4 % erreichen, da Intel Foundry Services und Samsung die Zusammenarbeit mit externen Kunden ausbauen.
• Auf Antrag
- Unterhaltungselektronik und Kommunikation generierten im Jahr 2025 etwa 65,5 % der Nachfrage auf dem Halbleitergießereimarkt.
- Die Nachfrage nach Automobil-Halbleitergießereien steigt bis 2035 mit einer durchschnittlichen jährlichen Wachstumsrate von 9,2 %, angetrieben durch das Energiemanagement von Elektrofahrzeugen und die zunehmende Verbreitung von ADAS-Prozessoren.
• Nach Region
- Der asiatisch-pazifische Raum hatte im Jahr 2025 mit einer prognostizierten CAGR von 7,8 % den größten regionalen Anteil am Markt für Halbleitergießereien.
- Auf Nordamerika entfielen rund 32 % des Umsatzes im Jahr 2025, unterstützt durch die Beschaffung von Hyperscalern und durch den CHIPS Act finanzierte Kapazitätserweiterungen.
Marktgröße und Prognose für Halbleitergießereien (2021–2035)
Die Marktgrößenbestimmung basiert auf einer triangulierten Methodik, die eine Top-Down-Umsatzanalyse von öffentlich berichtenden Gießereien (TSMC, Samsung, GlobalFoundries, UMC, vierteljährliche Einreichungen von SMIC), eine Bottom-Up-Wafer-Start- und ASP-Modellierung nach Knoten sowie eine Kreuzvalidierung anhand von Halbleiter-Investitionsausrüstungslieferungsdaten von SEMI kombiniert[5]. Historische Zahlen spiegeln die tatsächlich gemeldeten Einnahmen wider; In den prognostizierten Zahlen sind makroökonomische Annahmen zur KI-Rechnerskalierung, zur Automobilelektrifizierung und zum subventionsgesteuerten Kapazitätsaufbau verankert.
